Renvoie la valeur absolue de l'entrée.

Le connecteur affiche les types de données par défaut de cette fonction polymorphe.


icon

Entrées/Sorties

  • cdbl.png x —

    x peut être un nombre scalaire, un nombre à virgule fixe, un tableau ou un cluster de nombres, un tableau de clusters de nombres, etc.

    x ne peut pas être un entier non signé car les entiers non signés ne représentent que des entiers non négatifs.

  • idbl.png abs(x) —

    abs(x) est la valeur absolue de x.

    Si x est de la forme x = a + bi, c'est-à-dire si x est complexe, la formule suivante définit abs(x) :

    • Si vous câblez des données de matrice à une entrée de cette fonction, la fonction est remplacée par un VI qui comprend des sous-VIs qui acceptent les données de matrice. Le VI résultant a la même icône mais contient un algorithme propre à la matrice. Le nœud demeure un VI si vous déconnectez la matrice des entrées. Câblez d'autres types de données en entrée pour restaurer la fonction. Si vous câblez un type de données à une fonction et que ce type de données fait échouer une opération mathématique de base, la fonction renvoie NaN.

    Si la valeur absolue de x est en dehors de la gamme du type de données de x, abs(x) déborde et prend la valeur correspondante dans la gamme du type de données. Par exemple, si x est un entier 8 bits et que la valeur de x est -128, abs(x) renvoie -128 puisque 128 est en dehors de la gamme des entiers 8 bits, qui va de -128 à 127.

    Détails du module FPGA

    Les détails suivants s'appliquent lorsque vous utilisez cet objet dans un VI FPGA.

    Remarque Les détails suivants sont susceptibles de changer avec chaque version du LabVIEW FPGA Module .
    Boucle cadencée à un cycle Supportée.
    Utilisation Si vous utilisez cette fonction avec le type de données à virgule flottante simple précision, reportez-vous aux rubriques Utiliser le type de données à virgule flottante simple précision et Décider quel type de données utiliser dans les conceptions FPGA pour connaître les implications du support de l'utilisation des ressources, de la latence et de la boucle cadencée à un cycle.
    Cadencement

    Dans une boucle cadencée à un cycle -- Lorsque vous utilisez cette fonction dans une boucle cadencée à un cycle, le délai de logique combinatoire est proportionnel au nombre de bits de x.

    En dehors d'une boucle cadencée à un cycle -- Lorsque vous utilisez cette fonction en dehors d'une boucle cadencée à un cycle, elle prend un cycle d'horloge et utilise un registre.

    Si vous utilisez cette fonction avec le type de données à virgule fixe, les modes de dépassement et d'arrondi peuvent avoir un impact sur le cadencement.

    Ressources Cette fonction requiert des ressources FPGA proportionnelles au nombre de bits de x. Si vous utilisez cette fonction avec le type de données à virgule fixe, les modes de dépassement et d'arrondi risquent d'affecter les ressources.

    Exemples

    Reportez-vous aux exemples de fichiers inclus avec LabVIEW suivants.

    • labview\examples\Numerics\Numeric Functions.vi