Distributed Memory Generator

Erstellt flächen- und leistungsoptimierte ROM-Blöcke, verteilte Einzel- und Dual-Port-Speicher sowie SRL16-basierte Speicher für Xilinx-FPGAs. Der Kern ersetzt die vorangegangene Version des LogiCORE-Distributed-Memory-Kerns. Verwenden Sie diesen Kern in allen neuen Entwürfen für unterstützte Familien, wenn ein verteilter Speicher benötigt wird.

Klicken Sie auf der Registerkarte Objekt auf Xilinx-IP konfigurieren, um die Eingänge und Ausgänge für diesen Knoten zu konfigurieren.

Lizenz erforderlich: Nein

1378