Blockspeichergenerator

Ersetzt die LogiCOREs des Dual-Port-Block-Speichers und des Single Port Block Speichers, aber ist kein direkt einsetzbarer Ersatz. Verwenden Sie diesen Generator in allen neuen Xilinx-Entwürfen. Der Kern unterstützt RAM- und ROM-Funktionen über eine Vielzahl von Breiten und Tiefen. Verwenden Sie diesen Kern, um Blockspeicher mit symmetrischen oder asymmetrischen Eingangs- und Ausgangsportbreiten anzulegen sowie um Kerne zu erzeugen, die simultane Schreibvorgänge an unterschiedliche Speicherorte und simultane Lesevorgänge von demselben Speicherort ausführen. Weitere Informationen über Unterschiede in der Schnittstelle und der Unterstützung von Merkmalen zwischen diesem Kern, dem Dual-Port-Blockspeicher und Single-Port-Blockspeicher-LogiCOREs finden Sie im Datenblatt.

Klicken Sie auf der Registerkarte Objekt auf Xilinx-IP konfigurieren, um die Eingänge und Ausgänge für diesen Knoten zu konfigurieren.

Lizenz erforderlich: Nein

Schnittstelle: AXI4, AXI4-Lite

1378