高吞吐率除
- 更新时间2025-01-28
- 阅读时长8分钟
返回x和y的商。函数将通过将x/y输出接线端的值向0的方向进行截断,对结果进行凑整。
该函数仅支持整数的标量值 定点 数据类型。

对话框选项
| 参数 | 说明 |
|---|---|
| 定点配置 | 指定该函数的输入和输出接线端的 编码、字长和整数字长 。您指定的配置决定了接线端的 取值范围 。
|
| 执行模式 | 指定函数的运算方式。
|
| 寄存器 | 指定是否为函数输入和/或输出添加内部寄存器。上述寄存器将被放置在任意嵌入式资源的外部,例如块乘法器或DSP48E逻辑片。只有在选择在单周期定时循环内选项后,该部分可用。
注: 添加寄存器可以减少组合路径,可防止组合路径过长导致的编译错误。但添加寄存器的同时增加了函数的延迟,即函数需要额外的时钟周期以返回有效结果。
|
| 可选接线端 | 指定用于显示可选程序框图接线端的设置。
|
| 配置反馈 | 显示关于该函数运行的相关信息。该信息由指定的配置选项确定。 |
输入/输出
x
—
指定被除数。
y
—
指定除数。如y的值为0,x/y输出接线端将产生溢出。 指定下一个数据点是否已就绪。将上游节点的 有效 输出端连线至有效 输入端 ,可将数据从上游节点传输至Express VI。 指定后续节点是否已就绪以便该Express VI返回一个新值。默认值为TRUE。使用 反馈节点 ,用于将下游节点 的输入就绪连接至当前节点的输出就绪 。 注: 如在给定周期内 准备好输出 为FALSE, 输出有效 接线端在该周期内返回FALSE。
如需显示ready for output,请在配置对话框中选择 Inside single-cycle Timed Loop。
x/y
—
返回x除以y的值。 如理论计算出的值超出了输出数据类型的有效范围则返回TRUE。如运算溢出返回TRUE,溢出模式选项将判定函数返回的值。 仅当勾选运算溢出复选框时,LabVIEW才会显示运算溢出接线端。该复选框位于配置对话框的可选接线端部分。 如果该节点的计算结果可用于后续节点,将返回TRUE。使用输出有效 与其他FPGA VI和函数握手。 如需显示该接线端,请在配置对话框中选择 内部单周期定时循环 。 如该节点可接受新的输入数据,将返回TRUE。通过反馈节点连线输入就绪至上方数据流节点的输出就绪。 注: 如 输入就绪 在给定周期内返回FALSE, LabVIEW将丢弃其他节点在下一个周期内发送至该节点的数据。即使在后续周期中,输入有效接线端为TRUE,LabVIEW也会舍弃数据。
如需显示 输入就绪,请在配置对话框中选择 内部单周期定时循环 。 |
勾选匹配至源复选框时,如下列条件均为真,对于非零的y值,x/y输出接线端将产生溢出。
- x = –2iwlx – 1
- y = –2iwly – wly
其中wl是指接线端的字节长度,iwl是指接线端的整数字长。
完成下列操作步骤,避免上述溢出和非零y值的溢出。
- 取消勾选匹配至源复选框。
- 至少增加1位x/y接线端的字节长度和整数字节长度。
完成上述步骤后,LabVIEW不会自动调整x/y接线端的定点数配置。如更改了x或y接线端的定点数配置,且仍要避免非零y值的溢出,可再次勾选匹配至源复选框。LabVIEW将自动调整x/y的定点数配置。然后完成上述步骤1和步骤2,以确保采用更新的定点数配置后未产生溢出。
范例
参考LabVIEW FPGA模块中包含的下列范例文件。
- labview\examples\CompactRIO\FPGA Fundamentals\FPGA Math and Analysis\High-Throughput Math\Divide\Divide.lvproj
- labview\examples\CompactRIO\FPGA Fundamentals\FPGA Math and Analysis\High-Throughput Math\Vector Normalization\Vector Normalization.lvproj
- labview\examples\R Series\FPGA Fundamentals\FPGA Math and Analysis\High-Throughput Math\Vector Normalization\Vector Normalization.lvproj
x
—
x/y
—