本主题包含FPGA特定信息布尔函数 选板。

注： 本主题中的信息根据LabVIEW FPGA模块的不同版本变化而变化。

下列信息适用于全部布尔函数（复合运算函数、数值至布尔数组转换和"真"和“假”常量除外）。

单周期定时循环 支持。
使用 为了实现最大时间和资源利用率，请在单周期定时循环内使用布尔函数。
定时

在单周期定时循环内－在单周期定时循环内部使用布尔函数时，每个布尔操作均会给单周期定时循环增加少量的组合逻辑延时。

在单周期定时循环外－在单周期定时循环外使用布尔函数时，每个布尔操作需要一个时钟周期。

资源 布尔函数仅在连线大型数组至输入端时，占用较多的FPGA资源。考虑限制数组 以节省FPGA资源。
复合算术
单周期定时循环 支持。
使用

如将该函数用于单精度浮点数据类型，请参考使用单精度浮点数据类型 和决定FPGA设计中使用哪种数据类型的 主题包括资源使用、延迟和单周期定时循环支持的含义。

“复合运算”函数在FPGA VI中可能为浮点型运算返回不同结果。因为该函数在FPGA VI中的运算执行顺序与其用于主控计算机时不同。
定时 置于单周期定时循环内部时，组合逻辑延时与输入数值成对数比例。
资源 函数占用的FPGA资源与输入的数量N成比例。每个运算接收固定的硬件资源，且总的运算数量永远等于N - 1。
数字转布尔数组
单周期定时循环 支持。
使用

LabVIEW FPGA模块仅支持编译时可转换为单个大小的一维数组。如LabVIEW无法推断数组的单一大小，可能需要手动配置数组为固定大小

不能连线任何数组或簇至该函数。
定时 函数不需要用于执行的时钟周期，因为函数不包含内部寄存器。
资源 函数不占用FPGA资源，因为仅执行连线操作。

真常量和假常量

以下详细信息适用于真 常数和假 常量。

单周期定时循环 支持。
使用 N/A
定时 函数不需要用于执行的时钟周期，因为函数不包含内部寄存器。
资源 该函数不消耗FPGA资源。但连线真常量或假常量至逻辑运算时，常量值与逻辑运算合并在一起。