了解循环定时（FPGA接口）

下载PDF

备注本自动翻译仅为阅读便利而提供。请参阅英文版本以获取最新和最准确的信息。

表 97. 具有内部主时基且为内部定时的C系列模块
NI 9202 NI 9225 NI 9227 NI 9229 NI 9230 NI 9231 NI 9232 NI 9234	NI 9235 NI 9236 NI 9237 NI 9238 NI 9239 NI 9242 NI 9244 NI 9246	NI 9247 NI 9250 NI 9251 NI 9252 NI 9253 NI 9260 NI 9770 NI 9775

请勿在包含从上述模块采集数据的FPGA I/O节点的循环中使用循环定时器函数或等待函数。

创建从上述模块读取数据的循环时，应确保循环执行速度不低于模块的数据速率。如循环执行速度低于数据速率，FPGA I/O节点将返回溢出警告并继续读取数据。溢出警告表示FPGA I/O节点返回的数据有效，但函数自上一次读取模块数据起，丢失了一个或更多的数据点。

当下列所有条件为真时，函数返回溢出警告。

如应用程序采集了多个数据缓冲，且它们之间的定时关联不重要，可忽略每个缓冲区第一个数据点返回的溢出警告。避免溢出警告

如需避免溢出警告，可按以下规范开发FPGA VI：

表 98. 避免溢出警告的指南
条件	操作指南
应用程序从带有内部主时基的模块采集多个数据缓冲。	如果缓冲之间的定时关联不重要，可忽略每个缓冲区第一个数据点返回的溢出警告。
在同一循环内，从多个带有内部主时基的模块中读取数据。	使用一个FPGA I/O节点读取通道。配置模块共享主时基源并具有相同的数据速率。
在同一循环内，从一个带有内部主时基的模块及另一个模拟输入模块中读取数据。	如果从另一模块采集数据的速率大于或等于带有内部主时基的模块的数据速率配置，则可以在同一循环内从两个模块读取数据。如使用同一FPGA I/O节点从所有模块读取数据，则FPGA I/O节点不会向另一模块返回数据，直至带有内部主时基的模块开始采集数据。如果另一模块的数据速率低于带有内部主时基的模块，且在同一循环内从两个模块同时读取数据，则带有内部主时基的模块的FPGA I/O节点将返回溢出警告并继续读取数据。如需避免数据丢失，可更改带有内部主时基的模块的数据速率，或在不同循环中读取各个模块。

NI CompactRIO用户手册