从模块采集数据（FPGA接口）

下载PDF

备注本自动翻译仅为阅读便利而提供。请参阅英文版本以获取最新和最准确的信息。

本主题中的信息适用于带主时基的模拟输入模块。

表 94. 带主时基的模拟输入模块
NI 9202 NI 9218 NI 9225 NI 9227 NI 9229 NI 9230 NI 9231 NI 9232	NI 9234 NI 9235 NI 9236 NI 9237 NI 9238 NI 9239 NI 9242 NI 9244	NI 9246 NI 9247 NI 9250 NI 9251 NI 9252 NI 9253 NI 9770 NI 9775

模块输入通道以为模块配置的数据速率同时采样。使用Start和Stop通道可使模块进入或退出采集众数。

处于采集众数的模块只能采集数据。当模块处于采集众数时，无法执行其他操作，例如：

使用FPGA I/O节点读取模块中的数据。

备注必须先为模块创建FPGA I/O项，然后才能使用FPGA I/O节点配置项。

示例

位于labview\examples\CompactRIO\Module Specific\<module>\<module> Getting Started的模块Getting Started (FPGA) VI演示了如何从模块读取数据。

备注本自动翻译仅为阅读便利而提供。请参阅英文版本以获取最新和最准确的信息。

按照下列步骤将模块设为采集模式。

备注本自动翻译仅为阅读便利而提供。请参阅英文版本以获取最新和最准确的信息。

当模块开始采集数据时，可以使用FPGA I/O节点从模块读取数据。

将FPGA I/O节点的AI输出^[1]¹ 对于NI 9770，请连接RF In/I或RF In/Q项。连接到各类函数，包括FPGA存储器函数或FPGA FIFO函数。

为确保VI在读取模块多个通道时能够同步读取数据，请将这些通道置于同一个FPGA I/O节点中。

该模块会以指定速率在内部采集数据。在模块采集到新数据之前，FPGA I/O节点不会返回数据。

备注如果FPGA I/O节点在等待模块数据时模块没有开始采集数据或停止采集数据，FPGA I/O节点将返回I/O未开始错误65582。

备注本自动翻译仅为阅读便利而提供。请参阅英文版本以获取最新和最准确的信息。

按照下列步骤使模块退出采集模式。

¹ 对于NI 9770，请连接RF In/I或RF In/Q项。