在FPGA终端上队列请求来自DRAM存储器的数据。将此方法与Retrieve Data 方法从DRAM读取数据。为了克服DRAM延迟,以突发形式对数据的请求进行排队。

使用实现该方法的 内存方法节点 。仅DRAM内存支持该方法。

输入/输出

选项 说明
存储器输入 指定FPGA内存。如未连线存储器输入,可右键单击存储器方法节点,从快捷菜单中选择存储器项以指定FPGA内存。否则,您可以连线内存控制存储器常量,或存储器输入的另一个 存储器方法节点。
地址 指定数据在FPGA终端内存中的位置。有效地址范围取决于 请求的元素数量内存属性 对话框。例如,如指定请求的元素数量65536,有效地址范围为0至65535。

地址超出了地址范围,“请求数据”方法可能访问超出预期的内存,导致“获取”方法的输出数据无效。

输入有效 指定下一个数据点是否已就绪。连续上面节点的输出有效输出端值该输入,使上面节点的数据传输至该节点。

要显示该握手 终端,将内存配置为DRAM。

存储器输出 连线了存储器输入时返回存储器输入。否则,存储器输入返回在存储器方法节点中指定的内存。
输入就绪 如该节点可接受新的输入数据,将返回TRUE。使用反馈节点连线该输出至上方数据流节点的准备就绪输出输入。
注: 如该接线端在给定周期内返回FALSE, LabVIEW将丢弃其他节点在下一个周期内发送至该节点的数据。即使在后续周期中,输入有效接线端为TRUE,LabVIEW也会舍弃数据。
如要显示该接线端,配置内存为DRAM。

该方法指定获取数据方法返回数据的次序。指定最大未完成请求数 内存属性 对话框的 常规 页。如要确保不会收到过期数据,使用前必须初始化DRAM。

注: 写入(存储器方法)节点可放置在与相应的请求数据和检索数据节点不同的时钟域中。

单周期定时循环的注意事项

只能在单周期定时循环