FPGA桌面执行节点
- 更新时间2025-01-28
- 阅读时长4分钟
在带有仿真I/O的桌面运行FPGA VI,运行时间为指定数量的时钟滴答。该节点写入全部输入且经过用户指定的仿真时间后,读取全部输出。FPGA VI暂停执行直至“FPGA桌面执行节点”被再次调用,此时FPGA VI经过用户指定数量的时钟滴答。

对话框选项
| 选项 | 说明 |
|---|---|
| 仿真配置 | 包含下列选项:
|
| 接线端配置 | 包含下列选项:
|
输入/输出
必须设置终端的执行模式为仿真(仿真I/O)。该节点不能与用于FPGA I/O的自定义VI同时使用。该节点不能用于组件级IP I/O。该节点不能与用户控制I/O采样函数一起使用。
如要连续仿真代码,必须将LabVIEW FPGA代码放置在While循环内。
相关信息
范例
参考LabVIEW FPGA模块中包含的下列范例文件。
- labview\examples\CompactRIO\FPGA Fundamentals\Simulation\Simulating Analog Signals with the DEN\Simulating Analog Signals with the DEN.lvproj
- labview\examples\CompactRIO\FPGA Fundamentals\Simulation\Simulating Digital Signals with the DEN\Simulating Digital Signals with the DEN.lvproj
- labview\examples\R Series\FPGA Fundamentals\Simulation\Simulating Analog Signals with the DEN\Simulating Analog Signals with the DEN.lvproj
- labview\examples\R Series\FPGA Fundamentals\Simulation\Simulating Digital Signals with the DEN\Simulating Digital Signals with the DEN.lvproj