使所需采样率转换为循环定时器 Express VI的计数，同时计算其它缩放VI可使用的采样率。


icon

输入/输出

  • cdbl.png FPGA时钟频率(Hz) —

    FPGA时钟频率(Hz)可指定编译工具对FPGA VI进行编译时使用的时钟频率。

  • cdbl.png 采样率(S/s) —

    采样率(S/s)指定信号的采样率（采样/秒）。

  • cerrcodeclst.png 错误输入（无错误） —

    错误输入表明该节点运行前发生的错误条件。该输入提供标准错误输入功能。

  • iu32.png 计数(ms/S) —

    计数(ms/S)返回循环间的时间，以毫秒为单位。

  • idbl.png 实际采样率(S/s) —

    实际采样率(S/s)返回基于FPGA时钟频率(Hz)可获取的采样率。

  • ierrcodeclst.png 错误输出 —

    错误输出包含错误信息。该输出提供标准错误输出功能。