为FPGA终端上的高速控制和/或高通道计数PID应用实现单精度浮点型PID算法。可使用此VI创建单通道、多通道及多速率控制应用程序。

PID算法提供控制范围，并使用抗饱和积分计算限制过渡时的积分影响。PID算法也实现了用于PID增益改变的无忧控制器输出。


icon

输入/输出

  • cu8.png 通道(0) —

    通道指定此VI处理的通道。有效范围[0,255]。默认值为0。

  • cbool.png 重置？(F) —

    重置？指定是否重置选定通道的内部状态。默认值为FALSE。

  • csgl.png 设定点 —

    设定值指定希望进程变量输出获取的值。定义PID控制器的等式中，SP代表设定值。

  • csgl.png 过程变量 —

    进程变量指定要控制的变量的值。定义PID控制器的等式中，PV代表进程变量。

  • ccclst.png 手动控制 —

    手动控制指定控制模式和控制输出值为手动控制模式。

  • cbool.png 手动？(F) —

    自动？指定使用自动或手动控制模式。默认值为FALSE，即指定使用自动控制模式。

  • csgl.png 手动输入(0) —

    手动输入为手动控制模式指定控制输出值。默认值为0。

  • cnclst.png 增益 —

    增益指定PI增益参数。增益不带单位。

  • csgl.png 比例增益 —

    比例增益指定控制器的归一化比例增益。定义PID控制器的等式中，Kp表示比例增益。

  • csgl.png 积分增益 —

    积分增益指定控制器的归一化积分增益。定义PID控制器的等式中，Ki表示积分增益。

  • cnclst.png 输出范围 —

    输出范围指定控制输出值的范围。如控制输出值在输出范围外，该VI强制转换该值到范围内，并返回强制转换值作为控制输出值。控制器在指定最小值或最大值饱和时，该VI实现积分抗饱和。

  • csgl.png 输出高(Inf) —

    输出上限指定控制器输出的最大值。默认值为Inf。

  • csgl.png 输出低(-Inf) —

    输出下限指定控制器输出的最小值。默认值为-Inf。

  • csgl.png 比例加权(1) —

    比例权重指定对于设定值追踪的抗干扰相对强度。有效范围[0,1]。默认值为1，适用于大多数应用。定义PID控制器的等式中，beta代表比例权重。

  • isgl.png 输出 —

    输出返回PID算法的控制输出值。

  • isgl.png 错误 —

    错误返回设定值及进程变量间的差异。

  • inclst.png 作用 —

    操作返回PI算法中比例操作及积分操作的值。

  • isgl.png 比例作用 —

    比例操作返回比例操作的值。

  • isgl.png 积分操作 —

    积分操作返回积分操作的值。

    • PID VI根据下列公式计算输出，u(k)

    其中，

    Kp 是 比例增益Ki 是 积分增益Kd 是 微分增益a 是 滤波器系数SP 是 设定值beta 是 比例加权PV 是 过程变量gamma 是 微分加权

    范例

    参考LabVIEW FPGA模块中包含的下列范例文件。

    • labview\examples\CompactRIO\FPGA Fundamentals\FPGA Math and Analysis\Floating-point PID\Multi-Channel PID\Multi-Channel PID.lvproj
    • labview\examples\CompactRIO\FPGA Fundamentals\FPGA Math and Analysis\Floating-point PID\Multi-Rate PID\Multi-Rate PID.lvproj
    • labview\examples\R Series\FPGA Fundamentals\FPGA Math and Analysis\Floating-point PID\Multi-Channel PID\Multi-Channel PID.lvproj
    • labview\examples\R Series\FPGA Fundamentals\FPGA Math and Analysis\Floating-point PID\Multi-Rate PID\Multi-Rate PID.lvproj