开始禁用FPGA时钟，以保护依赖于周期性时钟的电路。通过该VI禁用短时脉冲波形干扰或时钟信号不可用前的时钟。下载或重置FPGA VI后，运行时支持和需要启用和禁用的时钟被禁用。使用开始启用FPGA时钟VI重新启用时钟时，所有使用已禁用时钟的寄存器或存储器的状态，与时钟被禁用前最后一个周期的状态一致。

必须在对话框的外部包含开始禁用FPGA时钟VI使用要禁用的时钟的 单周期定时循环 。

注： CLIP时钟 不支持开始禁用FPGA时钟VI。


icon

输入/输出

  • cgenclassrntag.png 要禁用的FPGA时钟 —

    要禁用的FPGA时钟指定要禁用的时钟。

    指定的时钟必须支持运行时禁用。要将时钟配置为支持禁用，请勾选 支持和需要运行时启用/禁用 复选框FPGA基本时钟属性 对话框。

  • cerrcodeclst.png 错误输入（无错误） —

    错误输入表明该节点运行前发生的错误条件。除了下列例外，该输入提供标准错误输入的功能。

    FPGA VI不支持“简易错误处理器”VI、“通用错误处理器”VI或异常控制。

  • ierrcodeclst.png 错误输出 —

    错误输出包含错误信息。该输出提供标准错误输出功能。

    • 单周期定时循环 支持。
    使用

    必须配置FPGA VI以执行开始禁用FPGA时钟和在不同的时间 开始启用FPGA时钟 VI。

    开始禁用FPGA时钟VI无效在开发计算机上运行FPGA VI 或在非FPGA终端上使用该VI。
    定时 时钟实际禁用前存在一个短时延时，因为禁用必须经过“开始禁用FPGA时钟”VI所在的时钟域内的一个寄存器及待禁用时钟域内的两个寄存器。
    资源 该VI占用最少的FPGA资源。