在I/O项的采样时钟接线端初始化一个脉冲。


icon

输入/输出

  • cerrcodeclst.png error in —

    错误输入表明该节点运行前发生的错误条件。该输入将提供标准错误输入功能。

  • FPGA I/O输入 —

    FPGA I/O输入为可选输入，允许用户指定要读取或写入的FPGA I/O项。FPGA I/O控制 或 常量如FPGA I/O控件要用作连线板输入，FPGA VI必须配置为重入执行。

  • ierrcodeclst.png error out —

    错误输出包含错误信息。该输出提供标准错误输出功能。

  • FPGA I/O输出 —

    FPGA I/O输出返回 FPGA I/O输入。

    • 如要选择方法，首先配置带有I/O项的节点。

    注： 并非全部终端均支持用户控制I/O采样函数。

    生成采样脉冲的动作是基于硬件的，且可能因终端而异。例如，对于多路复用硬件模型的采样脉冲可能导致单个通道的信号转换。如在同步采样硬件模型上生成同一采样脉冲，可能导致模型所有通道发生转换。

    如节点包含多个I/O项，采样脉冲仅当每个I/O项准备就绪以接收采样脉冲时才产生。否则，采样脉冲被门控，且节点立即返回控制。使用获取I/O读取状态方法 函数，获取I/O写入状态方法 函数，或获取I/O配置状态方法 函数用于确定采样脉冲是否被选通或成功生成。

    单周期定时循环的详细信息

    该节点的内部和外部均受支持单周期定时循环（ 如果终端支持）。

    错误处理的详细信息

    可使用错误接线端将该节点放置在VI数据流中，以确保接收到的数据有效。FPGA终端报告错误可能因终端而异。参考特定的FPGA终端有关特定FPGA终端如何报告错误的信息，请参见 硬件文档 。