将通道配置数据写入I/O项。该节点可用于多路复用模拟输入设备，该设备中每个通道配置将在一次时钟脉冲时从FPGA传输至终端I/O。如果每次采样脉冲时未更新通道配置，将会重新传输上一次写入的配置，并且该设备将继续从相同配置的同一通道进行采集。


icon

输入/输出

  • cerrcodeclst.png error in —

    错误输入表明该节点运行前发生的错误条件。该输入将提供标准错误输入功能。

  • FPGA I/O输入 —

    FPGA I/O输入为可选输入，允许用户指定要读取或写入的FPGA I/O项。FPGA I/O控制 或 常量如FPGA I/O控件要用作连线板输入，FPGA VI必须配置为重入执行。

  • cpoly.png I/O Item —

    I/O项是写入所选I/O项的配置数据。I/O项的数据类型和功能根据硬件类型有所不同。

  • cpoly.png Timeout —

    指定函数等待写入通道配置数据的最长时间（以时钟滴答为单位）。值-1可防止该函数超时，因此函数仅在写入所有数据后才结束执行。如超时为0并且该函数无法立即写入数据，将发生超时。如发生超时，将不会影响之前的配置。

  • 输入有效 —

    输入有效值指定下一个数据点是否已到达等待处理。连续上面节点的输出有效输出端值该输入，使上面节点的数据传输至该节点。

  • ierrcodeclst.png error out —

    错误输出包含错误信息。该输出提供标准错误输出功能。

  • ipoly.png Timed Out —

    如函数超时，返回TRUE。如超时为TRUE，该函数不会将数据写入任何I/O项。

  • FPGA I/O输出 —

    FPGA I/O输出返回 FPGA I/O输入。

  • 输入就绪 —

    如果该节点已准备好接受新的输入数据，则准备输入返回TRUE。使用反馈节点连线该输出至上方数据流节点的准备就绪输出输入。

    注： 如该接线端在给定周期内返回FALSE， LabVIEW将丢弃其他节点在下一个周期内发送至该节点的数据。即使在后续周期中，输入有效接线端为TRUE，LabVIEW也会舍弃数据。

    如要显示该接线端，右键单击函数从快捷菜单中选择在单周期定时循环内。

    • 以下连线板显示了该函数位于函数外部时出现的参数单周期定时循环。

    注： 并非全部终端均支持用户控制I/O采样函数。

    该函数不会等待数据传输至I/O项，仅发布数据。发布的数据立即传输至I/O项，直至I/O项被初始化。I/O项初始化后，仅在生成I/O采样脉冲方法函数生成的每个采样脉冲，从FPGA传输发布的数据至I/O项。在生成I/O采样脉冲方法函数运行或门控采样脉冲前，必须使用数据初始化I/O项。

    同一I/O项的全部引用使用同一缓冲，即使是不同的配置I/O方法函数引用该I/O项。写入数据的函数总是等待缓冲区的现有数据被读取，且不会覆盖缓冲区的数据。生成I/O采样脉冲方法函数执行时将读取缓冲区内的最早的数据。如生成I/O采样脉冲方法函数执行时缓冲区为空，缓冲区将使用过期数据重新生成。如同一节点中存在多个I/O项，仅当每个I/O项具有可用空间时才会写入。否则，该函数报告超时。

    单周期定时循环的详细信息

    该节点的内部和外部均受支持单周期定时循环（ 如果终端支持）。右键单击该函数，选择执行模式»单周期定时循环外部或在单周期定时循环内指定函数的执行位置。

    错误处理的详细信息

    可使用错误接线端将该节点放置在VI数据流中，以确保接收到的数据有效。FPGA终端报告错误可能因终端而异。参考特定的FPGA终端有关特定FPGA终端如何报告错误的信息，请参见 硬件文档 。