在项目浏览器窗口右键单击时基时钟，从快捷菜单中选择属性显示该对话框。

FPGA时基时钟属性对话框用于配置FPGA时基时钟，该时钟与FPGA终端相关。

该对话框中的可用选项随FPGA终端和时钟变化。

该对话框可能包括以下部分：


icon

输入/输出

  • cdlrn.png 页面同步集合点 —

    集合点表示对现有或新建集合点的引用。

  • cerrcodeclst.png 错误输入（无错误） —

    错误输入簇能够接收之前调用的VI连线传递的错误信息。当其他VI发生错误时，根据该信息决定是否需跳过执行某些功能。 解释错误（或解释警告）对话框包含更多关于错误的信息。