使用Xilinx IP函数实现FPGA VI中的不同Xilinx IP。LabVIEW使用IP集成节点实现上述函数。函数名称及说明来自Xilinx IP数据表，可登陆Xilinx网站www.xilinx.com查看。

Xilinx IP选板随终端变化，且仅显示FPGA设备系列支持的IP。并非全部FPGA设备系列均支持所有Xilinx IP。关于FPGA系列设备支持的详细信息，见Xilinx IP的数据表。

一些Xilinx IP需要获取Xilinx的许可证。在指定Xilinx IP的即时帮助窗口，可查看许可证信息。如要导入许可证，根据所用的FPGA终端将.lic文件放在下列默认目录下：

  • (Xilinx ISE) C:\NIFPGA\programs\XilinxY_Z\ISE\coregen\core_licenses，其中 XilinxY_Z 是用于FPGA终端的ISE编译工具的当前版本。
  • (Xilinx Vivado) C:\NIFPGA\programs\VivadoA_B\data\ip\core_licenses，其中 VivadoA_B 是用于FPGA终端的Vivado编译工具的当前版本。

编译包含许可IP的VI前，请确保电脑中存在许可证。

注：
  • 如要配置上述函数，用户本地计算机上必须安装所需的Xilinx编译工具。请参阅Xilinx编译工具自述文件 ，了解安装LabVIEW Xilinx编译工具的说明。
  • 如将在给定FPGA终端上生成的Xilinx IP移动至另一FPGA终端，可能需要重新生成Xilinx IP。
子选板说明
AXI结构使用AXI结构功能，创建基于AXI的应用程序或系统。该选板仅适用于Xilinx Vivado终端。
基本IP使用基本IP函数，实现基本FPGA的IP（例如乘加和乘累加）。
基本元素使用基本元素函数，实现IP（例如，累加器、计数器、存储器元素和移位寄存器）。
通信和网络使用通信和网络函数，实现与通信和无线应用有关的IP。
数字信号处理使用数字信号处理函数，实现IP（例如，滤波器、转换器和调制器）。
数学函数使用数学函数，实现用于多个数学和浮点操作的IP。
存储器和存储元素使用存储器和存储元素函数，实现与FIFO、RAM和ROM有关的IP。
视频和图像处理使用该选板上的函数实现IP（例如，纠正色差、视频定时和色度空间转换）。

相关信息

将Xilinx IP集成至FPGA VI

在FPGA VI中连接AXI IP