写入DRAM
- 更新时间2023-02-17
- 阅读时长3分钟
写入DRAM
写入FPGA终端上可用的DRAM存储器。
输入/输出
引用输入
DRAM存储器项的引用。
地址
在FPGA终端存储器中写入数据的位置。
有效地址范围取决于创建输入存储器项时，指定的所需元素数量。例如，如指定请求的元素数量为65536，有效地址范围为0至65535。如地址超过地址范围，节点将返回错误。
数据
待写入FPGA终端上DRAM存储器的数据。
输入有效
指定下一个数据点是否有效且可被处理的布尔值。
连线上游节点的输出有效至该输入，将上游节点的数据传输至该节点。
| TRUE | 数据点有效，可以处理。 |
| FALSE | 数据点无效。 |
引用输出
DRAM存储器项的引用。
输入就绪
指示节点是否已准备就绪接收新的输入数据的布尔值。
通过反馈节点连线该输出至上游节点的输出就绪输出端。
| TRUE | 节点已经就绪，可接收新的输入数据。 |
| FALSE | 节点尚未就绪以接收新的输入数据。 |
注： 如该输出端在指定周期返回FALSE，节点将忽略其他节点在后续周期发送至该节点的全部数据。即使在后续周期中，输入有效为TRUE，节点也会舍弃数据。