乘加器下载PDF选定部分选定部分和子部分整个手册更新时间2023-02-17阅读时长1分钟LabVIEW NXG FPGA模块API参考 乘加器 生成在XtremeDSPTM逻辑片中实现的乘加函数。 用户可指定输入和输出的字长。此外,可以提供最大速度和无流水线。在项选项卡中,单击配置Xilinx IP以配置该节点的输入和输出。 需要许可证:否 上级主题: Xilinx数学节点
乘加器 生成在XtremeDSPTM逻辑片中实现的乘加函数。 用户可指定输入和输出的字长。此外,可以提供最大速度和无流水线。在项选项卡中,单击配置Xilinx IP以配置该节点的输入和输出。 需要许可证:否 上级主题: Xilinx数学节点
乘加器 生成在XtremeDSPTM逻辑片中实现的乘加函数。 用户可指定输入和输出的字长。此外,可以提供最大速度和无流水线。在项选项卡中,单击配置Xilinx IP以配置该节点的输入和输出。 需要许可证:否 上级主题: Xilinx数学节点