FIR编译器下载PDF选定部分选定部分和子部分整个手册更新时间2023-02-17阅读时长1分钟LabVIEW NXG FPGA模块API参考 FIR编译器 生成可配置的高速紧凑型滤波器。 该内核使用单时钟完全同步，并可高度参数化。即允许设计方控制滤波器类型、数据和系数宽度、滤波器插头数量及通道数量等。支持多采样率操作。该内核是通过Xilinx内核生成器系统提供的，并与Xilinx设计流程无缝集成。在项选项卡中，单击配置Xilinx IP以配置该节点的输入和输出。 需要许可证：否 接口：AXI4-流 上级主题： Xilinx信号处理节点
FIR编译器 生成可配置的高速紧凑型滤波器。 该内核使用单时钟完全同步，并可高度参数化。即允许设计方控制滤波器类型、数据和系数宽度、滤波器插头数量及通道数量等。支持多采样率操作。该内核是通过Xilinx内核生成器系统提供的，并与Xilinx设计流程无缝集成。在项选项卡中，单击配置Xilinx IP以配置该节点的输入和输出。 需要许可证：否 接口：AXI4-流 上级主题： Xilinx信号处理节点
FIR编译器 生成可配置的高速紧凑型滤波器。 该内核使用单时钟完全同步，并可高度参数化。即允许设计方控制滤波器类型、数据和系数宽度、滤波器插头数量及通道数量等。支持多采样率操作。该内核是通过Xilinx内核生成器系统提供的，并与Xilinx设计流程无缝集成。在项选项卡中，单击配置Xilinx IP以配置该节点的输入和输出。 需要许可证：否 接口：AXI4-流 上级主题： Xilinx信号处理节点
