加法器减法器下载PDF选定部分选定部分和子部分整个手册更新时间2023-02-17阅读时长1分钟LabVIEW NXG FPGA模块API参考 加法器减法器 创建对有符号或无符号数据执行运算的加法器、减法器和加法器/减法器。 在fabric中,该模块支持1至256比特位宽度的输入范围,1至258比特位宽度的输出范围。对于DSP48实现,I/O宽度取决于产品系列。在项选项卡中,单击配置Xilinx IP以配置该节点的输入和输出。 需要许可证:否 上级主题: Xilinx数学节点
加法器减法器 创建对有符号或无符号数据执行运算的加法器、减法器和加法器/减法器。 在fabric中,该模块支持1至256比特位宽度的输入范围,1至258比特位宽度的输出范围。对于DSP48实现,I/O宽度取决于产品系列。在项选项卡中,单击配置Xilinx IP以配置该节点的输入和输出。 需要许可证:否 上级主题: Xilinx数学节点
加法器减法器 创建对有符号或无符号数据执行运算的加法器、减法器和加法器/减法器。 在fabric中,该模块支持1至256比特位宽度的输入范围,1至258比特位宽度的输出范围。对于DSP48实现,I/O宽度取决于产品系列。在项选项卡中,单击配置Xilinx IP以配置该节点的输入和输出。 需要许可证:否 上级主题: Xilinx数学节点