While循环

下载PDF

重复执行子程序框图中的代码，直至满足某一条件。While循环至少执行一次。

While循环的组成部分

—子程序框图－包含每个迭代While循环执行一次的代码。

—计数接线端(i)－提供当前的循环计数。第一个迭代的循环计数始终从零开始。如循环计数超过2,147,483,647（即2³¹-1），在后续循环中，计数接线端的值保持为2,147,483,647。如需保存大于2,147,483,647的循环次数，可使用表示更大范围整数的移位寄存器。

—条件接线端－根据布尔输入值决定是否继续执行While循环。如需指定循环是否在布尔值为TRUE或FALSE时停止，请配置循环的连续动作。此外，还可通过连线错误簇至条件接线端确定循环停止的时间。

提示如需创建自动连线停止按钮至条件接线端的While循环，可从执行过程控制选板中添加While循环。

下列详细信息适用于在 FPGA VI 中使用此对象。

备注下列详细信息可能会随着 LabVIEW FPGA 模块的每个版本而变化。


单周期定时循环	不支持。
用途	循环计数(i)接线端为32位有符号整数，最大饱和值为2^31 - 1。
定时	While循环在循环间导致2个时钟周期的开销。如果While循环包含已初始化的移位寄存器，循环第一次执行前占用一个时钟周期，以初始化移位寄存器的值。对于同一代码，放置在While循环内时通常执行时间长于单周期定时循环。
资源	While循环由小的状态机组成。移位寄存器占用的FPGA资源与数据类型宽度成比例。循环的自动索引由每个数组元素的隐藏移位寄存器组成。