计算输入的整数商和余数。此函数把floor(x/y)舍入为负无穷大的整数值。

连线板显示该多态函数的默认数据类型。


icon

输入/输出

  • cdbl.png x —

    x可以是标量数值、数值数组或簇、数值簇组成的数组等多种数据类型。

  • cdbl.png y —

    y可以是标量数字、数字数组或数字簇、数字簇数组等。

  • idbl.png x-y*floor(x/y) —

    x-y*floor(x/y)是余数。

    它相当于文本编程语言中的模函数。如y为1，余数为x的小数部分。

  • idbl.png floor(x/y) —

    floor(x/y)是整数商。如输入是浮点数，则商为具有整数值的浮点数。

    如y为1，则商为x的整数部分。

    • 如y的整数输入值为0，则商为0，余数为被除数x。对于浮点输入，如y为0，则商为无穷，余数默认为NaN。

    注： 并非所有实数都可以ANSI/IEEE标准浮点数的形式表示。因此，如在该函数中使用浮点数，可能导致LabVIEW发生舍入错误并得到非预期的结果。使浮点数转换为整数可确保计算和比较的准确性。

    FPGA模块详细信息

    下列信息适用于在FPGA VI中使用上述对象。

    注： 下列信息可能因LabVIEW FPGA模块的不同版本而有所不同。
    单周期定时循环 不支持。
    Usage

    相对来说，除法会占用较多的FPGA资源和时间。如果除数是2的幂次方,可使用按2的幂缩放函数,在n接线端连接负常量,以增加资源使用率。

    该函数不支持单精度浮点型数据。
    定时 函数所需的时钟周期与x或y（取两者中数据类型较长者）的位数成比例。每个时钟周期对应一个寄存器。
    资源 函数占用的FPGA资源与x或y（取两者中数据类型较长者）的位数成比例。