计算输入的逻辑非。如x为FALSE,则函数返回TRUE。如x为TRUE,则函数返回FALSE。

注: 该函数可在数字输入上按位进行操作。

连线板显示该多态函数的默认数据类型。


icon

输入/输出

  • cbool.png x

    x可以是标量布尔值或数字、数字或布尔值数组或簇、布尔值或数字簇数组等。如果x为错误簇,只有错误簇的状态参数传递至输入接线端。

  • ibool.png 非x?

    非x?x的逻辑非。

  • 非真值表

    x非x?
    FT
    TF

    FPGA模块详细信息

    下列信息适用于在FPGA VI中使用上述对象。

    注: 下列信息可能因LabVIEW FPGA模块的不同版本而有所不同。
    单周期定时循环 支持。
    Usage 为了实现最大时间和资源利用率,请在单周期定时循环内使用布尔函数。
    定时

    在单周期定时循环内-在单周期定时循环内部使用布尔函数时,每个布尔操作均会给单周期定时循环增加少量的组合逻辑延时。

    在单周期定时循环外-在单周期定时循环外使用布尔函数时,每个布尔操作需要一个时钟周期。

    资源 布尔函数仅在连线大型数组至输入端时,占用较多的FPGA资源。考虑限制数组以节省FPGA资源。

    范例

    请参考LabVIEW附带的下列范例文件。

    • labview\examples\Booleans\Boolean Functions.vi