바이트 활성화로 DRAM에 쓰기
- 업데이트 날짜:2023-02-17
- 3분 (읽기 시간)
바이트 활성화로 DRAM에 쓰기
FPGA 타겟의 사용 가능한 DRAM 메모리에 씁니다.
입력/출력
참조 입력
DRAM 메모리 아이템의 참조.
주소
FPGA 타겟의 메모리에서 데이터를 작성하는 위치.
유효한 주소 범위는 입력 메모리 아이템을 생성할 때 지정하는 요청 원소 개수에 따라 달라집니다. 예를 들어, 요청 원소 개수를 65536으로 지정하면, 유효한 주소 범위는 0–65535입니다. 주소가 주소 범위를 초과하면, 이 노드는 에러를 반환합니다.
데이터
FPGA 타겟의 DRAM 메모리에 쓸 데이터.
바이트 활성화
데이터로 덮어쓸 주소의 메모리 바이트. 정수의 2진 형의 각 비트는 주소의 데이터 바이트에 상응합니다. 비트가 1인 경우, 노드는 상응하는 메모리 바이트를 덮어씁니다. 비트가 0인 경우, 상응하는 바이트는 이전 값을 유지합니다. 메모리가 256비트에 불과한 경우, 노드는 바이트 활성화의 하위 32비트만 처리합니다.
입력 유효
다음 데이터 포인트가 유효하고, 처리 가능한지 지정하는 불리언 값.
업스트림 노드의 출력 유효를 이 입력에 연결하여 업스트림 노드에서 이 노드로 데이터를 전송합니다.
| 참 | 데이터 포인트가 유효하며 처리될 수 있습니다. |
| 거짓 | 데이터 포인트가 유효하지 않습니다. |
참조 출력
DRAM 메모리 아이템의 참조.
입력 준비
이 노드가 새 입력 데이터를 받을 준비가 되어있는지 나타내는 불리언 값.
[피드백 노드]를 사용하여 이 출력을 업스트림 노드의 출력 준비 출력에 연결합니다.
| 참 | 이 노드는 새 입력 데이터를 받을 준비가 되어 있습니다. |
| 거짓 | 이 노드는 새 입력 데이터를 받을 준비가 되어있지 않습니다. |
노트 주어진 사이클 동안 이 출력이 거짓을 반환하면, 이 노드는 그 다음 사이클 동안 다른 노드가 이 노드로 보내는 모든 데이터를 버립니다. 다음 사이클에서 입력 유효가 참이라도 이 노드는 데이터를 버립니다.