비터비 디코더

단일 클럭을 사용하여 완전히 동기화된 비터비 디코더를 구현합니다. 옵션에는 파라미터화할 수 있는 제약 길이, 합성곱 디코드 및 역추적 길이가 포함됩니다. 병렬, 직렬, 여러 채널 및 이중 디코딩을 비롯한 여러 구조를 사용할 수 있습니다. 코어는 Xilinx CORE Generator System을 통해 제공되고 Xilinx 디자인과 통합됩니다.

아이템 탭에서 Xilinx IP 설정을 클릭하여 이 노드의 입력 및 출력을 설정합니다.

라이센스 필요: 예

인터페이스: AXI4-Stream

1378