피크 취소 파고율 저감PDF 다운로드선택한 섹션선택한 섹션 및 하위 섹션전체 매뉴얼업데이트 날짜:2023-02-171분 (읽기 시간)LabVIEW NXG FPGA ModuleAPI 참조 피크 취소 파고율 저감 복합적인 멀티캐리어 웨이브폼의 피크 대 평균 전력 비율(PAR)을 감소하도록 유연하고 효율이 높은 해결책을 제공합니다. 아이템 탭에서 Xilinx IP 설정을 클릭하여 이 노드의 입력 및 출력을 설정합니다. 라이센스 필요: 예 인터페이스: AXI4-Stream, AXI4-Lite 상위 토픽: Xilinx 통신 및 네트워킹 노드
피크 취소 파고율 저감 복합적인 멀티캐리어 웨이브폼의 피크 대 평균 전력 비율(PAR)을 감소하도록 유연하고 효율이 높은 해결책을 제공합니다. 아이템 탭에서 Xilinx IP 설정을 클릭하여 이 노드의 입력 및 출력을 설정합니다. 라이센스 필요: 예 인터페이스: AXI4-Stream, AXI4-Lite 상위 토픽: Xilinx 통신 및 네트워킹 노드
피크 취소 파고율 저감 복합적인 멀티캐리어 웨이브폼의 피크 대 평균 전력 비율(PAR)을 감소하도록 유연하고 효율이 높은 해결책을 제공합니다. 아이템 탭에서 Xilinx IP 설정을 클릭하여 이 노드의 입력 및 출력을 설정합니다. 라이센스 필요: 예 인터페이스: AXI4-Stream, AXI4-Lite 상위 토픽: Xilinx 통신 및 네트워킹 노드
