높은 처리량 곱하기

x와 y가 배열일 때의 노드 동작

x와 y가 모두 배열인 경우,이 노드는 원소별로 두 배열을 계산합니다. 두 배열의 크기가 다른 경우, 이 노드는 첫 번째 N 원소에 대해 계산을 수행합니다. 여기서 N은 더 작은 배열의 원소 개수입니다. 한 입력이 배열이고 다른 입력이 스칼라인 경우, 이 노드는 배열의 각 원소와 스칼라를 계산합니다.

이 노드가 데이터를 폐기하는 시기

주어진 사이클 동안 입력 준비가 거짓을 반환하면, 이 노드는 그 다음 사이클 동안 다른 노드가 이 노드로 보내는 모든 데이터를 버립니다. 다음 사이클에서 입력 유효가 참이라도 이 노드는 데이터를 버립니다.

x와 y가 복소수 고정 소수점 수일 때 원하는 클럭 속도를 얻는 방법

x와 y가 모두 고정 소수점 수인 경우, 컴파일 타임의 클럭 속도가 감소할 수 있습니다. 이 노드를 사용하여 원하는 클럭 속도를 얻을 수 없는 경우, 다음 단계를 시도해 봅니다.

1. 아이템 탭에서 4 와이어 확인란을 선택하여 핸드쉐이킹을 선택합니다.
2. 아이템 탭에서 파이프라인 단계의 수를 늘립니다.

그래도 원하는 성능을 얻지 못하는 경우, Xilinx IP 노드를 사용하여 동일한 로직을 구현합니다.

파이프라인을 사용하여 타이밍 성능 향상시키기

파이프라인 단계 개수를 조정하여 FPGA 타겟에서 이 노드의 타이밍 성능을 개선할 수 있습니다. 파이프라인된 배율기의 기능은 특정한 개수의 레지스터로 직렬 연결된 파이프라인되지 않은 배율기와 같습니다. 레지스터의 개수는 파이프라인 단계의 개수와 같습니다.

파이프라인을 사용하여 최대 클럭 속도 향상시키기

일반적으로 파이프라인의 단계를 증가하면 이 노드의 최대 클럭 속도도 증가됩니다. 그러나 실제 클럭 속도는 다음과 같은 여러 사항의 영향을 받습니다:

• 사용 중인 FPGA 타겟
• 배율기 크기
• 노드의 고정 소수점 설정에서 선택한 반올림, 오버플로우 방법.
• 아이템 탭의 파이프라인 옵션 섹션에서 리소스에 선택한 모드입니다.
• 배율기외의 다른 FPGA 로직