FIR 컴파일러

설정 가능한 고속, 소형 필터 구현을 생성합니다. 코어는 단일 클럭을 사용하여 완전히 동기화되고, 또한 파라미터화할 수 있어 설계 시 필터 타입, 데이터 및 계수 폭, 필터 탭 개수, 채널 개수 등을 컨트롤할 수 있습니다. 멀티레이트 작업을 지원합니다. 코어는 Xilinx CORE Generator System을 통해 제공되고 Xilinx 디자인과 완벽하게 통합됩니다.

아이템 탭에서 Xilinx IP 설정을 클릭하여 이 노드의 입력 및 출력을 설정합니다.

라이센스 필요: 아니오

인터페이스: AXI4-Stream

1378