내적
- 업데이트 날짜:2023-02-17
- 4분 (읽기 시간)
내적
실수 또는 복소수인 두 벡터의 내적을 계산합니다. 벡터 크기를 1로 설정하는 경우, 스칼라 값을 제공해야 합니다. 다른 모든 벡터 크기에서 이 노드는 스칼라 값 또는 이와 같은 크기의 1D 고정 크기 배열을 지원합니다.
입력/출력

x
입력값. 스칼라 값을 포인트 단위로 전달하거나, 크기가 고정된 배열에서 한꺼번에 모든 값을 전달할 수 있습니다.

y
입력값. 스칼라 값을 포인트 단위로 전달하거나, 크기가 고정된 배열에서 한꺼번에 모든 값을 전달할 수 있습니다.

입력 유효
다음에 처리할 데이터 원소가 도착했는지 나타내는 불리언 값. 업스트림 노드의 출력 유효 출력을 이 입력에 연결하여 업스트림 노드에서 이 노드로 데이터를 전송합니다.
| 참 | 다음에 처리할 데이터 원소가 도착했습니다. |
| 거짓 | 다음에 처리할 데이터 원소가 도착하지 않았습니다. |

출력 준비
다운스트림 노드가 이 노드가 새 값을 반환하는 경우에 대한 준비가 되었는지 정의하는 불리언 값. 피드백 노드를 사용하여 다운스트림 노드의 입력 준비 출력을 현재 사용 중인 노드의 이 입력에 연결합니다.
| 참 | 다운스트림 노드가 이 노드가 새 값을 반환하는 경우에 대한 준비가 되었습니다. |
| 거짓 | 다운스트림 노드가 이 노드가 새 값을 반환하는 경우에 대한 준비가 되지 않았습니다. |
Default value: 참

내적
x와 y의 내적.

연산 오버플로우
출력 데이터 타입이 결과의 모든 값을 표현할 수 있는지 나타내는 불리언. 이 노드는 사용자가 어떻게 출력을 설정했는지에 기반해 오버플로우와 반올림 옵션을 적용합니다.
| 참 | 출력 데이터 타입은 결과의 모든 값을 표현할 수 없습니다. |
| 거짓 | 출력 데이터 타입은 결과의 모든 값을 표현할 수 있습니다. |

출력 유효
이 노드가 다운스트림 노드가 사용할 수 있는 결과를 계산했는지 나타내는 불리언 값.
이 출력을 다운스트림 노드의 입력 유효 입력에 연결하여 이 노드에서 다운스트림 노드로 데이터를 전송합니다.
| 참 | 다운스트림 노드는 이 노드가 계산한 결과를 사용할 수 있습니다. |
| 거짓 | 이 노드는 다운스트림 노드가 사용할 수 없는 정의되지 않은 값을 반환합니다. 노트 이 노드는 하드웨어가 아닌 시뮬레이션 모드에서 실행되었을 때 다른 정의되지 않은 값을 반환할 수도 있습니다. |

입력 준비
이 노드가 새 입력 데이터를 받을 준비가 되어있는지 나타내는 불리언 값.
[피드백 노드]를 사용하여 이 출력을 업스트림 노드의 출력 준비 출력에 연결합니다.
| 참 | 이 노드는 새 입력 데이터를 받을 준비가 되어 있습니다. |
| 거짓 | 이 노드는 새 입력 데이터를 받을 준비가 되어있지 않습니다. |
켤레 만들기 옵션
작업 중에 어떤 방법으로 입력의 켤레를 만들지 설정합니다. 다음 입력 중 어떤 구성으로도 켤레를 만들 수 있습니다: x, y, 모두, 또는 아무 것도 사용하지 않음.
벡터 크기
입력 벡터의 크기를 지정합니다.
리소스 옵션
배율기를 구현하는 방법을 지정합니다. 자동을 사용하면 임베디드 블록 배율기 또는 검색 테이블 중에서 컴파일러가 한 방법을 선택합니다. 룩업 테이블을 선택하면 노드가 룩업 테이블을 사용합니다.
파이프라인 단계
이 노드가 내부적으로 얼마나 많은 파이프라인 단계를 사용하는지 설정합니다.
인터페이스 또는 배열 크기가 다르면 어떻게 됩니까?
x와 y는 둘 다 스칼라거나 둘 다 1D 고정 크기의 배열이어야 합니다. 인터페이스 타입이 다른 경우, x가 우선시 됩니다. 두 인터페이스 타입이 모두 1D 고정 크기 배열이지만 배열의 크기가 다른 경우, 배열 크기가 더 작은 입력이 우선시 됩니다. 우선 순위인 입력이 1D 고정 크기의 배열인 경우, 컴파일러는 노드의 벡터 크기 설정 옵션을 비활성화하고 와이어로부터의 배열 크기를 사용합니다.
파이프라인을 사용하여 최대 클럭 속도 향상시키기
파이프라인 단계 개수를 조정하여 FPGA 타겟에서 이 노드의 타이밍 성능을 개선할 수 있습니다. 일반적으로 파이프라인의 단계를 증가하면 이 노드의 최대 클럭 속도도 증가됩니다. 그러나 실제 클럭 속도는 다음과 같은 여러 사항의 영향을 받습니다:
- 사용 중인 FPGA 타겟
- 배율기 크기
- 노드의 고정 소수점 설정에서 선택한 반올림, 오버플로우 방법.
- 아이템 탭의 파이프라인 옵션 섹션에서 리소스에 선택한 모드입니다.
- 배율기외의 다른 FPGA 로직