복소수 배율PDF 다운로드선택한 섹션선택한 섹션 및 하위 섹션전체 매뉴얼업데이트 날짜:2023-02-171분 (읽기 시간)LabVIEW NXG FPGA ModuleAPI 참조 복소수 배율 모든 피연산자와 결과를 부호있는 2의 보수 데이터로 나타냅니다. 피연산자의 폭과 결과의 폭은 파라미터화할 수 있습니다. 지원되는 최대 피연산자 폭은 63비트입니다. 아이템 탭에서 Xilinx IP 설정을 클릭하여 이 노드의 입력 및 출력을 설정합니다. 라이센스 필요: 아니오 인터페이스: AXI4-Stream 상위 토픽: Xilinx 수학 노드
복소수 배율 모든 피연산자와 결과를 부호있는 2의 보수 데이터로 나타냅니다. 피연산자의 폭과 결과의 폭은 파라미터화할 수 있습니다. 지원되는 최대 피연산자 폭은 63비트입니다. 아이템 탭에서 Xilinx IP 설정을 클릭하여 이 노드의 입력 및 출력을 설정합니다. 라이센스 필요: 아니오 인터페이스: AXI4-Stream 상위 토픽: Xilinx 수학 노드
복소수 배율 모든 피연산자와 결과를 부호있는 2의 보수 데이터로 나타냅니다. 피연산자의 폭과 결과의 폭은 파라미터화할 수 있습니다. 지원되는 최대 피연산자 폭은 63비트입니다. 아이템 탭에서 Xilinx IP 설정을 클릭하여 이 노드의 입력 및 출력을 설정합니다. 라이센스 필요: 아니오 인터페이스: AXI4-Stream 상위 토픽: Xilinx 수학 노드