입력을 다음 높은 정수로 반올림합니다.

예를 들어, 입력이 3.1이면 결과는 4입니다. 입력이 -3.1이면 결과는 -3입니다. 커넥터 팬은 이 다형성 함수의 기본 데이터 타입을 디스플레이합니다.


icon

입력/출력

  • cdbl.png x —

    x는 스칼라 숫자, 숫자의 배열 또는 클러스터, 숫자 클러스터의 배열 등이 될 수 있습니다.

  • idbl.png ceil(x): 가장 작은 정수 >= x —

    ceil(x): 가장 작은 정수 >= x는 결과로 얻은 x에 가까운 가장 큰 정수입니다. 입력이 타임스탬프 값인 경우, 함수는 다음 초로 올림합니다.

    When x is of the form x = a + bi, that is, when x is complex, the function returns a complex number defined by the next highest integers to the real and imaginary parts of x. The following equation defines ceil(x): 가장 작은 정수 >= x: ceil(x) = ceil(a) + i ceil(b)

    • FPGA 모듈 세부사항

    다음 세부사항은 FPGA VI에서 이 객체를 사용할 때 적용됩니다.

    노트 다음 세부사항은 각 LabVIEW FPGA Module 버전에 따라 변경될 수 있습니다.
    Single-Cycle Timed 루프 지원함.
    Usage 이 함수는 단정도 부동소수 데이터 타입을 지원하지 않습니다.
    타이밍

    단일 사이클 Timed 루프 내부 --단일 사이클 Timed 루프내에서 이 함수를 사용하는 경우, 조합 로직 지연은x의 비트 개수에 비례합니다.

    단일 사이클 Timed 루프밖에서 --이 함수를 단일 사이클 Timed 루프 밖에서 사용하는 경우, 하나의 클럭 사이클과 하나의 레지스터를 사용합니다.

    더오버플로우 및 반올림 모드는 타이밍에 영향을 미칠 수 있습니다.

    리소스 이 함수는x의 비트 개수에 비례하는 FPGA 리소스를 필요로 합니다. 더오버플로우 및 반올림 모드는 리소스에 영향을 미칠 수 있습니다.