불리언 배열의 모든 원소가 거짓이거나 불리언 배열이 비어있을 경우 거짓을 반환합니다. 그렇지 않은 경우, 함수는 참을 반환합니다. 이 함수는 모든 크기의 배열을 받지만 불리언 배열의 모든 값을 기반으로 하나의 값만을 반환합니다.

커넥터 팬은 이 다형성 함수의 기본 데이터 타입을 디스플레이합니다.


icon

입력/출력

  • c1dbool.png 불리언 배열 —

    불리언 배열의 차원 수에는 제한이 없습니다.

  • ibool.png 논리적 OR —

    논리적 OR은 불리언 배열의 모든 원소가 거짓인지 여부를 나타냅니다.

    • FPGA 모듈 세부사항

    다음 세부사항은 FPGA VI에서 이 객체를 사용할 때 적용됩니다.

    노트 다음 세부사항은 각 LabVIEW FPGA Module 버전에 따라 변경될 수 있습니다.
    Single-Cycle Timed 루프 지원함.
    Usage 시간과 리소스 효율성을 최대화하려면 단일 사이클 Timed 루프 내에서 불리언 함수를 사용합니다.
    타이밍

    단일 사이클 Timed 루프 내부 --단일 사이클 Timed 루프내에서 불리언 함수를 사용하는 경우, 각 불리언 연산은 단일 사이클 Timed 루프의 조합 로직 지연에 약간의 시간을 추가합니다.

    단일 사이클 Timed 루프 밖에서 --단일 사이클 Timed 루프밖에서 불리언 함수를 사용하는 경우, 각 불리언 연산에는 하나의 클럭 사이클이 필요합니다.
    리소스 불리언 함수는 큰 배열을 입력에 연결할 때에만 상당한 FPGA 리소스를 소비합니다. 고려 FPGA 리소스를 절약하기 위해 배열을 제한합니다 .