NAND 함수

PDF 다운로드

입력의 논리적 NAND를 계산합니다. 두 입력은 불리언 값, 숫자형 값 또는 에러 클러스터여야 합니다. 입력이 모두 참인 경우, 함수는 거짓을 반환합니다. 그렇지 않은 경우, 참을 반환합니다.

노트 이 함수는 숫자 입력에 대해 비트 단위 연산을 수행합니다.

커넥터 팬은 이 다형성 함수의 기본 데이터 타입을 디스플레이합니다.

입력/출력

x —

x는 불리언 값 또는 숫자여야 합니다.x는 스칼라, 숫자 또는 불리언 값의 배열 또는 클러스터, 숫자 또는 불리언 값의 클러스터 배열 등이 될 수 있습니다. x가 에러 클러스터인 경우, 에러 클러스터의 상태 파라미터만 입력 터미널에 전달됩니다.

y —

y는 불리언 값 또는 숫자여야 합니다.y는 스칼라, 숫자 또는 불리언 값의 배열 또는 클러스터, 숫자 또는 불리언 값의 클러스터 배열 등이 될 수 있습니다. y가 에러 클러스터인 경우, 에러 클러스터의 상태 파라미터만 입력 터미널에 전달됩니다.

.not. (x .and. y)? —

아닙니다. (x .and. y)?는x와y의 논리적 NAND입니다.

다음 세부사항은 FPGA VI에서 이 객체를 사용할 때 적용됩니다.

노트 다음 세부사항은 각 LabVIEW FPGA Module 버전에 따라 변경될 수 있습니다.


Single-Cycle Timed 루프	지원함.
Usage	시간과 리소스 효율성을 최대화하려면 단일 사이클 Timed 루프 내에서 불리언 함수를 사용합니다.
타이밍	단일 사이클 Timed 루프 내부 --단일 사이클 Timed 루프내에서 불리언 함수를 사용하는 경우, 각 불리언 연산은 단일 사이클 Timed 루프의 조합 로직 지연에 약간의 시간을 추가합니다. 단일 사이클 Timed 루프 밖에서 --단일 사이클 Timed 루프밖에서 불리언 함수를 사용하는 경우, 각 불리언 연산에는 하나의 클럭 사이클이 필요합니다.
리소스	불리언 함수는 큰 배열을 입력에 연결할 때에만 상당한 FPGA 리소스를 소비합니다. 고려 FPGA 리소스를 절약하기 위해 배열을 제한합니다 .

LabVIEW 포함되는 다음 예제 파일을 참조하십시오.