머신 엡실론

부동소수의 반올림 에러를 주어진 정밀도로 나타냅니다. 머신 엡실론 상수를 사용하여 두 개의 부동소수가 같은지 비교합니다.

FPGA 모듈 세부사항

다음 세부사항은 FPGA VI에서 이 객체를 사용할 때 적용됩니다.

노트 다음 세부사항은 각 LabVIEW FPGA Module 버전에 따라 변경될 수 있습니다.

Single-Cycle Timed 루프	지원함.
Usage	이 상수의 기본 데이터 타입은 단정도 부동소수(SGL)입니다.
타이밍	이 상수는 내부 레지스터가 없기 때문에 클럭 사이클을 실행할 필요가 없습니다.
리소스	이러한 상수만으로는 FPGA 리소스를 소비하지 않습니다. 그러나, 이 상수 중 하나를 논리 연산에 연결하는 경우, FPGA 검색 테이블 리소스는 상수값을 저장합니다.