xとyを比較し、大きい方の値を上の出力端子に、小さい方の値を下の出力端子に返します。この関数は、すべての入力がタイムスタンプ値である場合にのみタイムスタンプ値を受け入れます。入力がタイムスタンプの場合は、後のタイムスタンプが上の出力端子に、前のタイムスタンプが下の出力端子に返されます。この関数の比較モードを変更できます。

コネクタペーンには、この多態性関数のデフォルトのデータタイプが表示されます。


icon

入力/出力

  • cdbl.png x —

    xはyと比較する値

  • cdbl.png y —

    yはxと同じタイプでなければなりません

  • idbl.png 最大 (x,y) —

    最大 (x,y) は大きい方の値です。要素の比較モード（デフォルト）で配列を比較する場合、この関数は各入力配列で対応する要素を比較し、最大値を持つ要素を返します。最大(x, y)は、最大値の要素で構成される配列です。基礎群の比較モードで配列を比較する場合、この関数は各入力配列に対応する要素の比較を配列の先頭から開始します。この関数が不等な対応する要素のペアを検出すると、最大 (x,y) は、その要素に対して大きな値を持つ配列を返します。

  • idbl.png 最小 (x,y) —

    最小 (x,y) は小さい方の値です。要素の比較モード（デフォルト）で配列を比較する場合、この関数は各入力配列で対応する要素を比較し、最小値を持つ要素を返します。最小(x, y)は、最小値の要素で構成される配列です。基礎群の比較モードで配列を比較する場合、この関数は各入力配列に対応する要素の比較を配列の先頭から開始します。この関数が不等な対応する要素のペアを検出すると、最小 (x,y) は、その要素に対して小さな値を持つ配列を返します。

    • NaN要素を比較する際の動作

    要素の比較モードでは、1つまたは両方の入力がNaN (数値以外) の場合、この関数は以下の結果を生成します。

    • 両方の入力がNaN―最大 (x,y) および最小 (x,y) の両方がNaNを返す
    • 1つの入力のみがNaN―最大 (x,y) および最小 (x,y) の両方が非NaN値を返す
    • 入力が配列―前回の規則に従って、関数が要素の各ペアを評価

    基礎群の比較モードでは、1つまたは両方の入力がNaN (数値以外) の場合、この関数は以下の結果を生成します。

    • 両方の入力がNaN―最大 (x,y) および最小 (x,y) の両方がNaNを返す
    • 1つの入力のみがNaN―最大 (x,y) はxを返し、最小 (x,y) はyを返す
    • 入力が配列―関数がいずれかの入力配列でNaN値を検出する場合、最大 (x,y) はxを返し、最小 (x,y) はyを返す

    FPGAモジュールの詳細

    以下の説明は、このオブジェクトをFPGA VIで使用する場合に適用されます。

    メモ 以下の詳細は、LabVIEW FPGAモジュールのバージョンごとに変更される場合があります。
    シングルサイクルタイミングループ サポートあり
    Usage

    この関数は集合の比較モードをサポートしません。

    この関数を単精度浮動小数点データタイプと使用する場合、リソース使用、レイテンシ、およびシングルサイクルタイミングループのサポートへの影響については、 単精度浮動小数点データタイプを使用 するおよび FPGA設計で使用するデータタイプを決定する トピックを参照してください。
    タイミング

    シングルサイクルタイミングループの内側―比較関数をシングルサイクルタイミングループ内で使用すると、組み合わせ論理の遅延は比較するデータタイプの幅に比例します。

    シングルサイクルタイミングループの外側―比較関数をシングルサイクルタイミングループの外側で使用すると、各比較関数に1クロックサイクルが必要となります。
    リソース 比較関数が使用するFPGAリソースの量は、比較するデータタイプの幅に比例します。