入力値の商を計算します。


icon

入力/出力

  • cdbl.png x —

    xは、スカラ、数値の配列またはクラスタ、数値のクラスタの配列などにできます。

  • cdbl.png y —

    yは、スカラ、数値の配列またはクラスタ、数値クラスタの配列などにできます。

  • idbl.png x/y —

    x/yは、xとyの両方が整数の場合、倍精度浮動小数点数です。一般に、入力が整数でないか、または入力の表記が異なる場合、出力タイプは入力の最も有効桁が大きい表記になります。

    メモ この関数を、指定したタイプのデータを出力するように手動で構成できます。出力データタイプを指定するには、関数を右クリックして、プロパティを選択してオブジェクトプロパティダイアログボックスを表示します。出力構成ページで表記法アイコンをクリックして、目的のデータタイプを選択します。出力データタイプが構成されていることを示すために、関数の出力端子に青い強制ドットが表示されます。

    • 固定小数点の詳細

    この関数に固定小数点を配線すると、デフォルトではyの非ゼロ値のオーバーフローを避けるために商の整数ワード長が設定されます。ただし、商の精度は無限になる可能性があるため、常に丸め込みの状態が発生します。固定小数点数データの丸め込みの処理方法は、数値ノードプロパティダイアログボックスで設定できます。この関数では、常に飽和というオーバーフローモードによってオーバーフローが処理されます。

    FPGAモジュールの詳細

    以下の説明は、このオブジェクトをFPGA VIで使用する場合に適用されます。

    メモ 以下の詳細は、LabVIEW FPGAモジュールのバージョンごとに変更される場合があります。
    シングルサイクルタイミングループ サポートされていません。
    Usage この関数を単精度浮動小数点データタイプと使用する場合、リソース使用、レイテンシ、およびシングルサイクルタイミングループのサポートへの影響については、 単精度浮動小数点データタイプを使用するおよび FPGA設計で使用するデータタイプを決定するトピックを参照してください。
    タイミング この関数は通常、x/yのビット数に比例するクロックサイクルを必要とします。この関数で固定小数点データタイプを使用する場合、四捨五入 - 中間値切り上げ 丸め込みモードを選択すると、その他の2つの丸め込みモードよりも1クロックサイクル多く必要となります。
    リソース 除算はFPGAのリソースを多く消費します。一般に、この関数は、x、y、x/yのうちデータタイプが大きいほうのビット数に比例するFPGAリソースを必要とします。この関数で固定小数点データタイプを使用する場合、丸め込みモードによってリソースが影響を受ける可能性があります。
    メモ また、「高スループット除算」関数を使用して、FPGAターゲットで固定小数点数学および解析を行うこともできます。