パターンマッチトリガはダイヤル錠のように動作します。正しい組み合わせが読み取られると、ロックが解除されます。このトリガの場合も同様に、期待する集録パターンが読み取られるとパターンマッチトリガがアサートされます。

デジタル信号のレベルはバイナリパターンで表すことができます。1はHIGHレベル (H)、0はLOWレベル (L) に対応します。

たとえば、チャンネル0～3の論理レベルH、L、L、Hを考えてみます。このパターンは、各Hを1に、各Lを0に置換することでバイナリ表記できます。結果として得られるバイナリ表記は、1001です。

パターンマッチトリガは、デバイスが特定のビットパターンの入力端子を監視できるようにします。たとえば、パターンは10101110です。デバイスがこのパターンを検出すると、パターンマッチトリガをアサートします。

また、一致させるパターンにはエッジを指定することもできます。エッジは、立ち上がりエッジ (Rまたはr)、立ち下がりエッジ (Fまたはf)、もしくは任意のエッジ (Eまたはe) を指定できます。
メモ 「パターンマッチトリガ」は集録セッションにのみ有効です。