ループタイミングについて (FPGAインタフェース)
- 更新日2025-10-09
- 4分で読める
メモ 本コンテンツの日本語版は、便宜を図るために自動翻訳で提供されています。正確な最新情報については、英語版をご覧ください。
|
|
|
これらのモジュールのいずれかからデータを取得するFPGA I/Oノードと同じループ内で、ループタイマ関数やワット関数を使用しないでください。
これらのモジュールのいずれかからデータを読み取るループを作成する場合は、ループの実行レートがそのモジュールのデータレートより遅くならないように注意してください。ループの実行時間がデータレートよりも遅い場合、FPGA I/Oノードはオーバーラン警告を返してデータの読み取りを続行します。オーバーラン警告とは、FPGA I/Oノードによって返されるデータは有効でも、前回モジュールからデータを読み取ったときと比べて1つまたは複数のデータポイントが抜け落ちていることを意味します。
この関数でオーバーラン警告が返されるのは、以下のすべての条件がTRUEになった場合です。
- モジュールが集録モード状態である。
- モジュールからデータを集録するFPGA I/Oノードが、モジュールを集録モードにしてから1回以上実行されている。
- 関数が前回実行してから、FPGA I/Oノードはデータポイントを1つも読み取っていない。
アプリケーションがモジュールからの複数のバッファデータを集録し、バッファ間のタイミングが重要でない場合は、各バッファの最初のポイントで返されたオーバーラン警告は無視してかまいません。オーバーラン警告を回避する
オーバーランの警告を回避するには、FPGA VIの以下のガイドラインに従ってください。
| 条件 | ガイドライン |
|---|---|
| アプリケーションが内部マスタタイムベースを持つモジュールから複数のデータバッファを集録した場合。 | バッファ間のタイミング関係が重要でない場合は、各バッファの最初のポイントで返されるオーバーランの警告は無視できます。 |
| 同じループ内での内部マスタタイムベースを持つ複数のモジュールからの読み取り。 |
|
| 同じループ内での内部マスタタイムベースを持つモジュールと別のアナログ入力モジュールからの読み取り。 |
|