出力データ設定と出力有効化を設定を使用する

Rシリーズデバイスのすべてのデジタルラインは、双方向式です。これらのラインは、それぞれ入力、出力として構成できます。デジタル有効 (DE) 信号は、Rシリーズデバイスの内部信号で、各ラインを入力または出力のどちらかに構成します。DEがTRUEに設定されている場合、デジタルラインは出力として構成され、デジタルデータ (DD) に格納された値はデジタルラインで駆動されます。DEがFALSEに設定されている場合、デジタルラインは高インピーダンス入力として構成され、ラインが外部デバイスで駆動されることを可能にします。DEの状態に関係なく、デジタル入力 (DI) を監視して、デジタルラインの現在の状態を確認することができます。

以下の図は、デジタル入力 (DI)、デジタルデータ (DD)、デジタル有効化 (DE) の各信号が、I/Oコネクタの単一デジタルラインを制御するしくみを示しています。

出力に構成されたFPGA I/Oノードを実行すると、このノードに書き込まれたデータがデジタルラインのDDに書き込まれ、そのデジタルラインのDEが自動的にTRUEに設定されます。これにより、そのデジタルラインが指定したデータを駆動する出力として構成されます。入力に構成されたFPGA I/Oノードを実行すると、デジタルラインの現在の状態がDI信号によってサンプリングされ、その結果がFPGA I/Oノードによって返されます。DEの値は、入力に構成されたFPGA I/Oノードによって更新されません。

DD信号とDE信号をより精密に制御するには、出力データ設定メソッドと出力有効化を設定メソッドを使用します。出力有効化を設定メソッドは、入力に配線された値を取り込み、DE制御信号に書き込みます。これにより、ライン上のデータに影響を与えることなく、デジタルラインの方向を変更できます。出力データ設定メソッドは、入力に配線された値を取り込み、DD信号に書き込みます。これにより、現在構成されている方向 (DE) に影響することなく、出力として構成されたライン上で駆動されるデータを変更できます。

双方向通信

双方向通信を行うには、出力に構成されたFPGA I/Oノードを実行してから外部電力がラインに供給される前に、FALSEを入力に配線した出力有効化を設定メソッドを実行します。この後、入力に構成されたFPGA I/Oノードを使用して入力を読み取ることができます。外部電力が供給されていないラインは、出力に構成されたFPGA I/Oノードを使用するか、TRUEを入力に配線した出力有効化を設定メソッドを実行して、再度出力に構成することができます。