Xilinx信号生成ノード

信号生成に関連したIPを実装します。

Xilinx CORE Generator IPノード
さまざまなXilinx IP機能を実装します。
バイナリカウンター
アップカウンタ、ダウンカウンタ、および出力幅が最大256ビットまでのアップダウンカウンタを作成します。
DDS Compiler
ダイレクトデジタルシンセサイザ（DDS）を提供し、またオプションとして位相発生器または正弦波/余弦波ルックアップテーブルを独立したコアとして提供します。