Viterbi Decoder

1つのクロックを使用して、完全に同期的なビタビ復号器を実装します。 オプションには、パラメータ指定可能な制限長、畳み込み符号、およびトレースバック長があります。パラレル、シリアル、マルチチャンネル、およびデュアルの各復号化など、さまざまなアーキテクチャを使用できます。コアはXilinx Core Generatorシステムを介して供給され、Xilinxデザインフローと統合されます。

項目タブ上でXilinx IPを構成をクリックして、このノードの入力および出力を構成します。

要ライセンス: はい

インタフェース: AXI4-Stream

1378