FIR Compiler

高速でコンパクトなフィルタ実装を生成します。 コアは1つのクロックを使用して完全に同期的で、高度にパラメータ指定可能ですので、設計者は、フィルタタイプ、データおよび係数の幅、フィルタタップ数、チャンネル数などを制御できます。マルチレート操作がサポートされています。コアはXilinx Core Generatorシステムを介して供給され、Xilinxデザインフローとシームレスに統合されます。

項目タブ上でXilinx IPを構成をクリックして、このノードの入力および出力を構成します。

要ライセンス: いいえ

インタフェース: AXI4-Stream

1378