単純なPIDアプリケーション、または効率的なアルゴリズムを必要とする高速制御アプリケーション用のPIDアルゴリズムを使用してPIDコントローラを実装します。このPIDアルゴリズムは、積分器アンチワインドアップ付きの制御出力レンジ制限機能と、PIDゲイン変更時のバンプレス制御出力機能を備えています。単一の制御ループを実装するには、このVIのDBLインスタンスを使用します。並列マルチループ制御を実装するには、DBL配列インスタンスを使用します。


icon

この多態性VIのDBL配列インスタンスは、マルチループPID制御アプリケーションで使用できます。この場合、プロセス変数入力により、出力配列の長さが決まります。他の入力配列は、プロセス変数入力と同じである必要はありません。このVIは、以下のように他の入力配列をプロセス変数入力と同じ長さに変更します。

  • 入力配列がプロセス変数入力よりも長い場合、入力配列はプロセス変数入力の長さで切り捨てられます。配列内の追加値は使用されません。
  • 入力配列がプロセス変数入力よりも短い場合は、サイズがプロセス変数入力のサイズに一致するまで、入力配列の最後の値が繰り返されます。

こうすることで、各出力計算に使用する必要がある入力を、このVIに渡す配列で繰り返し指定する必要がなくなります。その代わりに、各出力計算に使用する単一値を配列に含めることができます。

サンプルプログラム

LabVIEWに含まれている以下のサンプルファイルを参照してください。

  • labview\examples\control\PID\General PID Simulator.vi