yによって指定されたビット数分でxを循環します。

コネクタペーンには、この多態性関数のデフォルトのデータタイプが表示されます。


icon

入力/出力

  • ci16.png y —

    yは、関数を循環させる、xにおけるビット数を指定します。

    If y is greater than 0, the function shifts the first y bits at the left end of x to the right end. If y is less than 0, the function shifts the first y bits at the right end of x to the left end.
  • cu32.png x —

    xが8-、16-、32-、または64ビット整数の場合、y、y ± 8、y ± 16、y ± 32、またはy ± 64はそれぞれyと同じ出力値を出力します。

    For example, if x is an 8-bit integer, y = 1 and y = 9 yield the same result.
  • iu32.png yビット循環したx —

    yビット循環したxは循環させた結果です。

    The data type of yビット循環したx is determined by the data type of the x input.

    • 以下の表は、xとyがどのようにyビット回転したxに影響するかを示します。

    yxyビット循環したxコメント
    13 (00000011)6 (00000110)この関数は、左側の最初の1ビット0を右端にシフトします。
    23 (00000011)12 (00001100)この関数は、左側の最初の2ビット00を右端にシフトします。
    –33 (00000011)96 (01100000)この関数は、右側の最初の3ビット011を左端にシフトします。

    FPGAモジュールの詳細

    以下の説明は、このオブジェクトをFPGA VIで使用する場合に適用されます。

    メモ 以下の詳細は、LabVIEW FPGAモジュールのバージョンごとに変更される場合があります。
    シングルサイクルタイミングループ サポートあり
    Usage なし
    タイミング

    シングルサイクルタイミングループの内側―この関数をシングルサイクルタイミングループ内で使用すると、組み合わせ論理の遅延はxのビット数に比例します。

    シングルサイクルタイミングループの外側―この関数をシングルサイクルタイミングループの外側で使用すると、実行に1クロックサイクルと1レジスタが必要となります。
    リソース この関数は、xのビット数に比例するFPGAリソースを必要とします。