xが0でない場合はTRUEを返します。それ以外の場合は、この関数はFALSEを返します。

コネクタペーンには、この多態性関数のデフォルトのデータタイプが表示されます。


icon

入力/出力

  • cdbl.png x —

    xには、スカラ数値、クラスタ、数値の配列、タイムスタンプ値のいずれかを入力できます。

  • ibool.png x != 0? —

    x!= 0?はxと同じデータタイプ構造のブール値です。

    • FPGAモジュールの詳細

    以下の説明は、このオブジェクトをFPGA VIで使用する場合に適用されます。

    メモ 以下の詳細は、LabVIEW FPGAモジュールのバージョンごとに変更される場合があります。
    シングルサイクルタイミングループ サポートあり
    Usage この関数を単精度浮動小数点データタイプと使用する場合、リソース使用、レイテンシ、およびシングルサイクルタイミングループのサポートへの影響については、 単精度浮動小数点データタイプを使用 するおよび FPGA設計で使用するデータタイプを決定する トピックを参照してください。
    タイミング

    シングルサイクルタイミングループの内側―比較関数をシングルサイクルタイミングループ内で使用すると、組み合わせ論理の遅延は比較するデータタイプの幅に比例します。

    シングルサイクルタイミングループの外側―比較関数をシングルサイクルタイミングループの外側で使用すると、各比較関数に1クロックサイクルが必要となります。

    固定小数点データタイプを扱う比較関数では、オーバーフローモードと丸め込みモードによってタイミングが影響を受ける可能性があります。
    リソース 比較関数が使用するFPGAリソースの量は、比較するデータタイプの幅に比例します。