個々の要素からクラスタを作成します。

また、この関数を使用して、すべての要素に対して新規値を指定せずに、既存のクラスタの個々の要素の値を変更できます。この操作を行うには、この関数の中央のクラスタ端子に変更するクラスタを配線します。この関数にクラスタを配線すると、関数は自動的にサイズ変更されて、クラスタの各要素の入力が表示されます。コネクタペーンには、この多態性関数のデフォルトのデータタイプが表示されます。


icon

入力/出力

  • cunclst.png クラスタ —

    クラスタは、変更する値が含まれるクラスタです。この入力を配線しない場合、関数はクラスタを作成します。

    クラスタを配線する場合、「バンドル」関数はクラスタの要素を要素0..n-1に置換します。クラスタを配線する場合、入力端子の数は入力クラスタ内の要素数と一致しなければなりません。

  • cpoly.png —

  • cpoly.png —

  • cpoly.png 要素 —

  • cpoly.png 要素 —

  • iunclst.png 出力クラスタ —

    出力クラスタは結果として出力されるクラスタです。

  • ipoly.png —

  • ipoly.png —

    • この関数をサイズ変更して、新規のクラスタ内の要素数を示します。既存のクラスタがクラスタ入力に配線されている場合、この関数はサイズ変更できません。

    新規クラスタを作成する際、すべての入力を配線する必要があります。出力クラスタの要素は、入力要素と同じ順序で表示される必要があります。この関数の中央の端子に既存のクラスタを配線する場合、入力はオプションです。LabVIEWは、配線するクラスタ要素のみ置換します。

    FPGAモジュールの詳細

    以下の説明は、このオブジェクトをFPGA VIで使用する場合に適用されます。

    メモ 以下の詳細は、LabVIEW FPGAモジュールのバージョンごとに変更される場合があります。
    シングルサイクルタイミングループ サポートあり
    Usage なし
    タイミング クラスタ&クラス関数は、内部レジスタを持たないため実行クロックサイクルを必要としません。
    リソース クラスタ&クラス関数は単なる配線操作であるため、FPGAリソースを必要としません。