Gibt TRUE aus, wenn FXP einen Überlaufzustand enthält und FXP das Ergebnis einer Operation mit Überlauf ist. Ansonsten wird FALSE ausgegeben.


icon

Ein-/Ausgänge

  • cunkn.png FXP —

    FXP gibt einen Festkommawert an.

  • ibool.png Überlauf? —

    Überlauf? ist TRUE, wenn FXP einen Überlaufzustand enthält und FXP das Ergebnis einer Operation mit Überlauf ist.

    If FXP does not include an overflow status, or if FXP includes an overflow status but is not the result of an operation that overflowed, Überlauf? is FALSE.

    • Details zum FPGA-Modul

    Die folgenden Details gelten, wenn Sie dieses Objekt in einem FPGA-VI verwenden.

    Hinweis Die folgenden Details können sich mit jeder Version des LabVIEW FPGA Modules ändern.
    SCTL (Single-Cycle Timed Loop) Unterstützt.
    Verwendung k. A.
    Timing Diese Funktion erfordert keine Taktperioden, da sie kein internes Register enthält.
    Ressourcen Diese Funktion beansprucht keine FPGA-Ressourcen, da es sich um eine reine Verbindungsoperation handelt.