Besteht aus einem oder mehreren Unterdiagrammen oder Rahmen, die nacheinander abgearbeitet werden. Bei einer flachen Sequenzstruktur ist immer sichergestellt, dass die Unterdiagramme genau nacheinander abgearbeitet werden. Der Datenfluss der flachen Sequenzstruktur unterscheidet sich vom Datenfluss anderer Strukturen. Die Rahmen einer flachen Sequenzstruktur werden der von links nach rechts ausgeführt, wenn alle erforderlichen Daten am Rahmen anliegen. Die Daten verlassen jeden Rahmen im Anschluss an seine Ausführung. Das heißt, der Ausgangswert eines Rahmens kann als Eingangswert für den nächsten dienen.

Anders als bei der gestapelten Sequenzstruktur benötigen Sie bei der flachen Sequenzstruktur keine lokalen Sequenzvariablen zur Weiterleitung von Daten an einen anderen Rahmen. Da jeder Rahmen einer flachen Sequenzstruktur im Blockdiagramm sichtbar ist, können Sie einfach die einzelnen Rahmen miteinander verbinden.

Wenn Sie bei einer flachen Sequenzstruktur einen Rahmen hinzufügen oder einen Rahmen entfernen, passt sich die Größe der Struktur automatisch an.

Sie können jedoch keine Tunnel durch die Rahmen einer flachen Sequenzstruktur hindurchziehen.

Zum Vermeiden des übermäßigen Gebrauchs von flachen Sequenzstrukturen, empfiehlt es sich, die Ausführungsreihenfolge mittels Durchflussparameter, also der Hindurchführung von Daten durch VIs und Funktion, zu regeln.

(Real-Time, Windows) Zur Umwandlung einer flachen in eine zeitgesteuerte Sequenzstruktur klicken Sie die flache Sequenzstruktur mit der rechten Maustaste an und wählen Sie aus dem Kontextmenü die Option Durch zeitgesteuerte Sequenz ersetzen aus.


icon

Gestapelte Sequenzstruktur

Eine "Gestapelte Sequenzstruktur" besteht aus mindestens einem Unterdiagrammen oder Rahmen, die nacheinander abgearbeitet werden. Mit einem Rechtsklick auf die Struktur können Rahmen hinzugefügt oder gelöscht werden oder lokale Sequenzvariablen erzeugt werden, mit denen Daten zwischen den Rahmen ausgetauscht werden können. Die einzelnen Rahmen der Struktur werden genau nacheinander abgearbeitet.

Zum Erstellen einer "Gestapelte Sequenzstruktur" fügen Sie eine "Flache Sequenzstruktur" in das Blockdiagramm ein, klicken Sie mit der rechten Maustaste auf diese "Flache Sequenzstruktur" und wählen Sie Durch gestapelte Sequenz ersetzen aus dem Kontextmenü aus.

Zur Anzeige der einzelnen Unterdiagramme klicken Sie im Selektor auf die Pfeile. Sie können Unterdiagramme hinzufügen, kopieren oder die bestehenden Unterdiagramme neu anordnen oder löschen. Mit Hilfe lokaler Sequenzvariablen können Daten von einem Rahmen an einen anderen übergeben werden.

Die gestapelte Sequenzstruktur empfiehlt sich, um Platz im Blockdiagramm zu sparen. Durch Verwendung der Flachen Sequenzstruktur können lokale Sequenzvariablen vermieden werden und das Blockdiagramm lässt sich besser dokumentieren. Um eine gestapelte Sequenzstruktur in eine flache umzuwandeln, klicken Sie die Struktur mit der rechten Maustaste an und wählen Sie Ersetzen»Durch flache Sequenz ersetzen.

Zum Umwandeln einer gestapelten Sequenzstruktur in eine Case-Struktur klicken Sie diese mit der rechten Maustaste an und wählen Sie Ersetzen»Durch Case-Struktur ersetzen.

Die gestapelte Sequenzstruktur wird erst ausgeführt, wenn sämtliche Daten, die mit der Struktur in Zusammenhang stehen, eingegangen sind. Erst nachdem alle Rahmen ausgeführt worden sind, werden die Daten ausgegeben.

Zum Vermeiden des übermäßigen Gebrauchs von gestapelten Sequenzstrukturen empfiehlt es sich, die Ausführungsreihenfolge mittels Durchflussparameter, also der Hindurchführung von Daten durch VIs und Funktion, zu regeln.

Details zum FPGA-Modul

Die folgenden Details gelten, wenn Sie dieses Objekt in einem FPGA-VI verwenden.

Hinweis Die folgenden Details können sich mit jeder Version des LabVIEW FPGA Modules ändern.
SCTL (Single-Cycle Timed Loop) Die Verwendung einer Sequenzstruktur in einer SCTL hat keinen Sequenzierungseffekt.
Verwendung k. A.
Timing Diese Struktur erfordert keine Taktperioden, da sie kein internes Register enthält.
Ressourcen Diese Struktur beansprucht minimale FPGA-Ressourcen.