FIR-Compiler

Erzeugt konfigurierbare komprimierte High-Speed-Filter-Implementierungen. Der Kern ist vollsynchron, mit einem einzigen Takt, und ist hochgradig parametrierbar, so dass Entwickler den Filtertyp, die Daten- und Koeffizientenbreiten, die Anzahl der Filter-Abgriffe, die Anzahl der Kanäle mehr bestimmen können. Der Betrieb mit mehreren Raten wird unterstützt. Der Kern wird durch das Xilinx-CORE-Generator-System geliefert und nahtlos in den Xilinx-Design-Flow integriert.

Klicken Sie auf der Registerkarte Objekt auf Xilinx-IP konfigurieren, um die Eingänge und Ausgänge für diesen Knoten zu konfigurieren.

Lizenz erforderlich: Nein

Schnittstelle: AXI4-Stream

1378