While-Schleife
- Aktualisiert2025-07-30
- 2 Minute(n) Lesezeit
Wiederholt den Inhalt ihres Unterdiagramms bis zum Eintreten einer bestimmten Bedingung. Eine While-Schleife wird immer mindestens einmal ausgeführt.

Bestandteile einer While-Schleife
Tipp Wenn Sie die While-Schleife von der Palette Ausführungssteuerung aus einfügen, enthält diese bereits eine mit dem Bedingungsanschluss verbundene Stopp-Schaltfläche.
Details zum FPGA-Modul
Die folgenden Details gelten, wenn Sie dieses Objekt in einem FPGA-VI verwenden.
Hinweis Die folgenden Details können sich mit jeder Version des LabVIEW FPGA Modules ändern.
| SCTL (Single-Cycle Timed Loop) | Nicht unterstützt. |
| Verwendung | Der Iterationsanschluss (i) ist ein vorzeichenbehafteter 32-Bit-Integer, der beim Erreichen seines Höchstwerts (2^31 - 1) gesättigt wird. |
| Timing | Die While-Schleife verursacht zwischen Iterationen zwei Taktperioden Overhead. Wenn die While-Schleife initialisierte Schieberegister enthält, dauert die Initialisierung der Schieberegisterwerte eine Taktperiode vor der ersten Iteration. Programmcode in einer While-Schleife dauert in der Regel länger als Programmcode in einer SCTL. |
| Ressourcen | Die While-Schleife besteht aus einem kleinen Zustandsautomaten. Schieberegister erfordern FPGA-Ressourcen im Verhältnis zur Breite des Datentyps. Schleifen-Auto-Indizierer bestehen aus einem ausgeblendeten Schieberegister für jedes Array-Element. |
Konfigurieren einer While-Schleife
- Erstellen einer einfachen While-Schleife
- Anpassen des Timings der Ausführung
- Automatisches Verarbeiten der Elemente eines Arrays
- Zusammentragen von Daten in Arrays am Ausgang der Schleife
- Übertragen von Werten zwischen Iterationen
- Überwachen des booleschen Werts eines Anschlusses für jede Schleifeniteration
- Umwandeln einer While-Schleife in eine For-Schleife oder zeitgesteuerte Schleife
- Bedingtes Schreiben von Werten in Ausgangstunnel